

Lon 节点与 Can 节点间并行通信的研究与设计

薛立军 北京联合大学(100020)

摘要 为了实现目前已广泛应用的 LonWorks 和 Canbus 两种现场总线之间的信息传递,提出了一种 Lon 节点与 Can 节点间并行通信的设计方法。介绍了硬件电路和核心软件的设计方案。由于 Can 节点与 Lon 节点采用并列接口,两硬件接口可集中在一块电路板上,形成两个总线间的通信网关。

叙词: 并行通信 节点 现场总线

中图分类号: TP 336 B

Study and Design of Parallel Communication between Can Node and Lon Node

XUE Lijun

Beijing Union University (100020)

Abstract: In order to achieve the information transfer between LonWorks and Canbus fieldbus, the design method of parallel communication between the Lon node and Can node was proposed. The main layout of its software and hardware was given in the article. Due to adopting parallel interface of Lon node and Can node, the two interfaces can be integrated on one circuit board, therefore, it is able to form the communication gateway between two fieldbuses.

Key words: parallel communication node fieldbus

现场总线是用于现场设备联网的局域操作网络技术。LonWorks 与 Canbus 两种现场总线在电力系统和楼宇自动化等系统中得到广泛的应用。本文提出一种 Lon 与 Can 节点间并行通信的设计方案,可实现两种现场总线间的信息传递。

1 LonWorks 与 Canbus 技术特点

LonWorks 的基本元件 Neuron 芯片同时具备通信与控制功能,并且固化了 ISO/OSI 全部七层通信协议及 34 种 I/O 控制对象。LonWorks 改善了 CSMA(载波监听多路访问),在网络负载很重时,也不会导致网络瘫痪。网络通信协议采用了面向对象的设计方法,称之为“网络变量”,使网络通信的设计简化为参数设计。

Canbus 的技术特点主要为总线上任意一个节点可在任意时刻主动地向网络上其他节点发送信息,而不分主从。Canbus 采用非破坏性总线仲裁技术,在网络负载很重的情况下,也不会出现网络瘫痪。Canbus 总线节点在错误严重的情况下,可自动切断它与总线的联系。Canbus 具有点对点、

一点对多点(成组)及全局广播传送数据的功能。

2 节点核心硬件设计

2.1 LON 节点核心硬件设计

本节点中采用的神经元芯片为 MC143120,其内部含有 3 个 8 位 CPU、片内存储器、网络通信口、多功能 I/O 口和 2 个硬件定时/计数器。MC143120 无外部存储器接口。多功能 I/O 共有 11 个 I/O 管脚,可预编程设置 34 种 I/O 对象。图 1 为 Lon 节点核心硬件电路。图 1 中根据 Neuron 芯片的编程工具 NeuronC 所提供的 I/O 定义,将 11 个 I/O 管脚定义为 parallel(并行)输入、输出对象,parallel I/O 对象提供了 3 种不同的并行接口配置:master、slave A 和 slave B。本节点设计中 3120 并行接口配置为 slave A,slave A 模式适应于神经元芯片与外部 CPU 接口。在 slave A 模式下,IO₀~IO₇ 定义为数据总线,IO₈ 定义为片选(\overline{CS})输入,IO₉ 定义为读写(R/ \overline{W})输入,IO₁₀ 定义握手信号线(HS),由于 IO₁₀ 是集电极开路,因此外接一个上拉电阻。采用由 ECHELON 公司提供

作者 薛立军,男,1951 年生,1989 年获天津大学硕士学位,副教授。




图1 Lon 节点核心硬件电路

的变压器耦合式双绞线介质收发器 FT1-10A 实现与 Lon 总线(双绞线)的连接,变压器耦合式双绞线介质收发器具有良好的噪声隔离作用。

2.2 Can 模块核心硬件设计

图2为 Can 模块核心硬件电路。图中 87C51 的 P₀ 口与 CAN 控制器的 AD₀ ~ AD₇ 连接构成 8 位数据传输通道,87C51 的 P_{2,7} 为 Can 控制器片选线,87C51 的 ALE、RD 和 WR 分别连至 Can 控制器的相同功能管脚以用于控制 87C51 对 Can 控制器的读写等命令操作。为保证 Can 控制器和 87C51 同步,由 Can 控制器给 87C51 提供时钟信号。当 Can 控制器从 Can 总线自动接收数据,并将其过滤存入 Can 控制器接收缓冲区时,它的中断输出端向 87C51 发出中断请求,87C51 响应中断,完成从 Can 控制器接收缓冲区读取数据的任务。Can 收发器可以提供对总线的差动发送能力和对 Can 控制器的差动接收能力。




图2 Can 节点核心硬件电路

3 节点间并行接口核心硬件设计

图3为 Lon 与 Can 节点间并行接口核心硬件

电路。




图3 并行接口核心硬件电路

图3中 3120 的 IO₀ ~ IO₇ 与 87C51 的 P_{0.0} ~ P_{0.7} 连接构成 8 位数据总线,87C51 的 P_{2.6}、WR 和 P_{1.1} 分别依次与 3120 的 IO₈、IO₉、IO₁₀ 连接构成片选、读写和握手 3 条控制线。输入 3120 的 CS 和 R/W 信号由 87C51 驱动,CS 有效时,R/W 可控制并行数据传输的读写。握手信号线 HS 由 3120 驱动,它将 3120 的工作状态传送至 87C51 的 P_{1.1}。当 HS 为高电平,表示 3120 处于忙状态,正在读写数据;当 HS 为低电平,表示 3120 数据读写处理完毕,可进行下一字节通信。虚拟写令牌在 87C51 和 3120 之间传递,获得虚拟写令牌的节点拥有向并行数据总线写(发送)数据的权利,而同时另一节点只能读(接收)数据。当 3120 获得虚拟写令牌时,它向数据总线发送一个字节后,HS 变为高电平;在 87C51 从数据总线上取走数据后,HS 自动变为低电平,3120 即可向总线发送下一个字节;当 87C51 获得虚拟写令牌时,在它向数据总线发送一个字节使 CS 和 WR 变为低电平后,查询 P_{1.1} (HS 输入)的电平状态,如果为高,表示 3120 尚未取走数据,如果为低,表示 3120 已取走数据,87C51 即可向总线发送下一个字节。两节点间并行接口的设计,使两节点可将各自现场总线上接收的信息作相应处理后,经并行接口传至对方;接收节点将所接收的双方信息作相应处理后,按各自现场总线规范规定的信息格式发送至总线,从而实现两现场总线间的信息交换。

4 并行通信核心软件设计

4.1 Lon 节点并行通信核心软件

使用 NeuronC 语言编写的核心软件主要包括定义相关 I/O 对象、定义 parallel_io_interface 结

构和设计采用事件驱动的并行输入/输出任务调度程序。事件是通过 WHEN 语句定义,当给定的事件条件为真时,WHEN 语句中并行接收和并行发送程序被执行。定义 I/O 对象核心语句:

IO_0 parallel slave s_bus; 定义 IO₀ ~ IO₇ 为并行对象(slave A)

```
#define DATA_SIZE 255
struct paralle_io_interface 定义结构
{
    unsigned length; //数据字段长度
    unsigned data[DATA_SIZE];
}
```

```
并行输入核心语句:
when (in_in_ready(s_bus))④
//输入数据就绪
```

```
piofc.length = n //输入字节数,n 可取
1 ~ 255
```

```
io_in(s_bus & piofc); //输入 n 字节数据
```

```
并行输出核心语句:
when (io_out_ready(s_bus))
//输出数据就绪
```

```
piofc.length = n // 输出字节数,n 可取
1 ~ 255
```

```
io_out(s_bus & piofc); //输出 n 字节数据
```

4.2 Can 节点并行通信核心软件

Can 节点 87C51 的并行通信发送、接收子程序框图如图 4 所示。




图4 87C51 并行通信发送、接收子程序框图

5 结束语

本文给出 Lon 与 Can 节点间并行通信设计方案,适用于通信速率要求较高的系统。由于 Can 和 Lon 节点间采用并行接口,两节点硬件可集成在一块电路板上,形成两总线间的通信网关。

参 考 文 献

1 阳宪惠. 现场总线技术及其应用[M]. 北京:清华大学出版社,1999
2 Motorola. Lon Works Technology Device Data. 1996

收稿日期:2002-05-28

(上接第 28 页)

② 大批量定制设计。大批量定制试图将大批量生产的高速度、低成本同定制所具有的满足客户的个性化需求统一起来,实现一种新型的生产模式。它是企业采用技术和管理手段实现的。大批量定制设计(Design For Mass Customization, DFMC)是采用并行工程的流程管理方式和产品族的设计思想进行产品设计,以便有效地满足客户需求,实现面向产品族的设计。为此,首先要求

将产品设计分成产品开发和快速设计两个阶段。产品开发阶段需分析客户群的需求,建立产品族结构,形成完善的变型机制;其次要求工作流程并行;第三实现流程间的紧密合作。大批量定制的设计方法要求企业加强设计的标准化、规范化;进一步引进成组技术,推行面向产品族设计和模块化设计、智能化以及产品的后延设计等问题。

(待续)